METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR DEVICE

Publication number: JP2004014878

Publication date:

2004-01-15

Inventor:

YOSHIDA AKIRA

Applicant:

SHARP KK

Classification:

- international:

H01L21/20; H01L21/265; H01L29/78; H01L29/786;

H01L21/02; H01L29/66; (IPC1-7): H01L21/265;

H01L21/20; H01L29/78; H01L29/786

- European:

Application number: JP20020167660 20020607 Priority number(s): JP20020167660 20020607


Report a data error here

Abstract of JP2004014878

PROBLEM TO BE SOLVED: To provide a semiconductor substrate manufacturing method for realizing a high relaxation ratio in a SiGe film formed on a semiconductor substrate and suppressing through dislocation concentration in the SiGe film at a minimum, and a semiconductor device manufacturing method utilizing the semiconductor substrate manufacturing method.

SOLUTION: The semiconductor substrate manufacturing method comprises forming the SiGe film on the substrate having a silicon layer on its surface, forming a mask pattern having grating-shaped grooves on the SiGe film, injecting ions to the substrate through the mask pattern, and then performing heat processing.

COPYRIGHT: (C)2004, JPO



Data supplied from the esp@cenet database - Worldwide

(19) **日本国特許庁(JP)**

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2004-14878 (P2004-14878A)

(43) 公開日 平成16年1月15日(2004.1.15)

(51) Int.C1. ⁷	F 1			,	テーマ	' ⊐-}	(参考	*)
HO1L 21/265	HO1L	21/265	Q		5 F C	52		
HO1L 21/20	HO1L	21/265	602A		5 F 1	10		
HO1L 29/78	HO1L	21/265	602B		5 F 1	40		
HO1L 29/786	HO1L	21/20						
	HO1L 審查請求 未	29/78 請求 請求			(全 13	頁)	最終夏	頁に続く
(21) 出願番号 (22) 出願日	特願2002-167660 (P2002-167660) 平成14年6月7日 (2002.6.7)	(71) 出願力	シャー	5049 - プ株式会 5大阪市阿		트해매	00#	.ററമ
		(74) 代理力	ሊ 10006			S S4ÆM1	2 & H	~ ~ ~ ~
		(72) 発明者 吉田 彰 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内						
		Fターム((参考) 5F	052 JA01	KA01			
			5F	110 AA01 DD05	AAO6 DD13	AA30 EE31	BB04 FF02	CC02 GG02
				GG06	GG12	GG17	GG25	GG42
				GG47	GG60	HJ 13	HM15	
			5F	140 AA01	AC01	AC28	AC36	BA01
				BA05	BA17	BA20	BB13	BC12
				BG08	BH15	BH17	BK13	


(54) 【発明の名称】半導体基板の製造方法及び半導体装置

(57)【要約】

【課題】半導体基板上に形成された8(Ge膜において、高い緩和率を実現し、かつ8(Ge膜内の貫通転位密度を最大限に抑制することができる半導体基板の製造方法及びされを利用した半導体装置の製造方法を提供することを目的とする。

【解決手段】表面にシリコン層を有する基板上に、86 GE膜を形成し、該86GE膜上に格子状の溝を有する マスクパターンを形成し、該マスクパターンをとあして 基板にイオン注入し、熱処理を行う半導体基板の製造方 法が提供される。

【選択図】 図1



30

40

50

【特許請求の範囲】

【請求項1】

表面にシリコン層を有する基板上に、SiGe膜を形成し、該SiGe膜上に格子状の溝を有するマスクパターンを形成し、該マスクパターンをとおして基板にイオン注入し、熱処理を行うことを特徴とする半導体基板の製造方法。

【請求項2】

S i Ge膜上にさらに保護膜が形成され、該保護膜上に格子状のマスクパターンを形成する請求項1に記載の半導体基板の製造方法。

【請求項3】

表面にシリコン層を有する基板が、SOI構造基板である請求項1又は2に記載の半導体 10 基板の製造方法。

【請求項4】

基板に注入するイオンが、水素、希がス類元素からなる群から選択されたイオンである請求項1~8のりずれか1つに記載の半導体基板の製造方法。

【請求項5】

基板に注入するイオンの注入ピークが、SiGE膜と基板との界面の基板側に設定される 請求項1~4のいずれが1つに記載の半導体基板の製造方法。

【請求項6】

マスクパターンが、フォトレジスト又は酸化膜により形成されてなる請求項 1 ~ 5 のりずれか 1 つに記載の半導体基板の製造方法。

【請求項7】

保護膜が酸化膜、窒化膜または酸化窒化膜である請求項2~6のりずれか1つに記載の半導体基板の製造方法。

【請求項8】

イオン注入、熱処理の後に、マスクパターンを除去して、SiGe膜上に、さらにSiGe膜を形成する請求項1~7に記載の半導体基板の製造方法。

【請求項9】

シリコン層が(100)面であり、マスクパターンの格子状の溝を<110>方向に平行に形成する請求項1~8のいずれか1つに記載の半導体基板の製造方法。

【請求項10】

さらに、8iGe膜上に格子歪をもつ半導体膜を形成する請求項1~9のいずれか1つに記載の半導体基板の製造方法。

【請求項11】

請求項10で得られた半導体基板の半導体膜を活性層として用いてなる半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体基板の製造方法及び半導体装置に関し、より詳細には、8iGE膜を構えることにより歪を導入した高品質がつ高性能な半導体基板の製造方法及びこれを利用した半導体装置に関する。

[0002]

【従来の技術】

従来、チャネル領域を通過する電子や正孔の移動度を向上する目的で名に基板上に歪名に G e 膜を仮想格子状に形成し、Sに基板との格子定数の不整合によるこの名にG e 膜の歪 をミスフィット転位の導入により緩和したのちに、キャップ層として8に膜を形成する方 法が知られている。この8に膜は、より格子定数の大きい8にG e 膜に引っ張られること により歪が生じ、これによりパンド構造が変化し、キャリアの移動度を向上させる。 SにG e 膜の歪を緩和する方法としては、SにG e 膜を数 μ m の厚さで成膜し、SにG e

膜の歪弾性エネルギーを増大させることにより格子緩和する方法が知られている。例えば Y. J. Miisは、論文APPI. Phys. Lett. 59(13), 16

20

30

40

11(1991)において、SiGe膜中のGe濃度を徐々に増加し、約14mの濃度傾斜SiGe膜を形成することによるSiGe膜の歪緩和を発表している。

[0008]

また、薄膜の8(Ge膜の歪を緩和する方法として、水素などのイオン注入を行ったのちに高温でアニールすることにより、8(基板内の欠陥層にできた積層欠陥がすべりを起こし、8(Ge膜/8(基板界面でミスフィット転位を発生させる方法が知られている。例えばD.M.FOIIStae むせらは、論文APPI. PLYS. Le せ セ. 69(14), 2059(1996)で、He イオン注入による歪緩和を、H.TPinkauSらは、論文APPi. PLYS. Le せ セ. 76(24). 3552(2000)で、Hイオン注入による歪緩和を発表している。

[0004]

【発明が解決しようとする課題】

しかし、8iGe膜を数μmの厚さまで成膜する方法では、完全に格子整合した状態を保てる最大膜厚である臨界膜厚を超えてしまうため、8iGe膜中に非常に多くの欠陥が発生する。また、8iGe膜は、歪を自己緩和しながら成長するため、8iGe膜表面にクロスハッチと呼ばれる数十μmビッチの筋状の凹凸が発生する。したがって、8iGe膜表面を平坦化することが必要となり、製造工程が煩雑になるという課題がある。

[0005]

一方、水素などのイオン注入を行う方法では、例えば、図8に示すように、上記の8iGe膜を数μm厚まで成長させる方法よりは少ないものの、終端されないミスフィット転位8から貫通転位9が発生する。この貫通転位9は、エネルギー的に安定するために、8iGe膜の(1 1 1)面10上を通って8iGe膜2の表面に達する。これにより、この基板を用いて素子を形成した時に接合リーク電流を増大させるという課題がある。

本発明は、上記課題に鑑みなされたものであり、半導体基板上に形成された8 i GE膜において、高い緩和率を実現し、かつ8 i GE膜内の貫通転位密度を最大限に抑制することができる半導体基板の製造方法及びそれを利用した半導体装置を提供することを目的とする。

[0007]

【課題を解決するための手段】

本発明によれば、表面にシリコン層を有する基板上に、SiGe膜を形成し、該SiGe膜上に格子状の溝を有するマスクパターンを形成し、該マスクパターンをとおして基板にイオン注入し、熱処理を行う半導体基板の製造方法が提供される。

また、本発明によれば、上記で得られた半導体基板の半導体膜を活性層として用いてなる 半導体装置が提供される。

[0008]

【発明の実施の形態】

本発明の半導体基板の製造方法においては、まず、表面にシリコン層を有する基板上に、 SiGe膜を形成する。

表面がシリコン層からなる基板とは、アモルファス、マイクロクリスタル、単結晶、多結晶、これらの結晶状態の2種類以上が混在するシリコン基板又はこれらのシリコン層を表面に有する、いわゆるSOI基板が含まれる。なかでも、単結晶シリコン基板が好ましい。なお、SOI基板を用いる場合は、表面シリコン層の膜厚が、表面シリコン層内に存在するイオン注入のピーク位置とSiGe膜/シリコン層界面との距離よりも厚いことが必要であるため、この距離の2倍程度の膜厚を有する表面シリコン層を用いることが好ましい。

[0009]

S(Ge膜は、公知の方法、例えば、CVD法、スパッタ法、真空蒸着法、MEB法等の種々の方法により形成することができる。なかでも、CVD法によるエピタキシャル成長法により形成することが好ましい。この場合の成膜条件は、当該分野で公知の条件を選択

20

40

50

することができ、特に、成膜温度は、例えば、400~900℃、好ましくは400~6 50℃程度が適当である。具体的には、以下の範囲のGeの濃度を有する8iGe膜を形 成する場合、例えば、300tom%のGe濃度のSiGe膜を成長させる場合、成膜温 度は500℃以下が好ましい。このSiGe膜においては、Geの濃度は特に限定される ものではないが、例えば、10~50a tom%程度、好ましくは10~40a tom% 、より好ましくは20~80のtOM%が挙げられる。SiGE膜の膜厚は、後の歪み緩 和アニールエ程で発生するSiGe膜とシリコン基板1との界面のすべり転位が、サのト に形成するであろう半導体装置、例えばMOSFETに惡影響を及ぼさなりようにするた めに、厚膜であることが好ましい。厚膜とする手法としては、一般的に成長温度を下げる ことが有効である。一方、基板上にSiGE膜を堆積した時、SiGE膜の格子歪み緩和 が生りるような膜厚、すなわち臨界膜厚よりも薄いことが好ましい。具体的には、50~ 5 0 0 n m 程度が挙げられ、さらに 1 0 0 ~ 5 0 0 n m 程度が適当である。特に、後工程 においてPN接合を形成することを考慮すると、SiGe膜の膜厚は800nm以上が好 ましい。なお、Geの濃度は、膜厚方向及び層表面方向(面内方向)に連続的又は段階的 に傾斜して変化していてもよいが、均一であることが好ましい。また、このSiGE膜は 、Geの濃度が同一の又は異なる複数の積層膜として形成してもより。

[0010]

SiGe膜を形成した後、マスクパターンを形成する前に、SiGe膜上に保護膜を形成してもよい。保護膜は、後述するイオン注入からSiGe膜表面を保護する機能を有する限り、どのような材料で形成されてもよい。例えば、シリコン酸化膜(熱酸化膜、低温酸化膜:LTO膜等、高温酸化膜:HTO膜)、シリコン窒化膜、シリコン酸化窒化膜、SOG膜、PSG膜、BPSG膜等の単層膜又は積層膜が学げられる。なかでも、酸化膜、窒化膜又は酸化窒化膜が好ましい。保護膜の膜厚は、SiGe膜の膜厚、後述するイオン注入におけるイオン種、加速エネルギー等により、適宜調整することができる。例えば、5~100mm程度が学げられる。保護膜は、CVD法、熱酸化法、スパッタ法、蒸着法、ゾルグル法、スピンコート法等の種々の方法により形成することができる。

[0011]

保護膜を形成することにより、イオン注入時にSiGe膜へコンタミが侵入することを防ぐことができると同時に、保護膜がなく、SiGe膜厚も薄り条件でイオン注入機の装置仕様限界以下の低加速エネルギーが要求される場合でも、保護膜の膜厚を調整することで、SiGe膜/シリコン層(基板)へ浅く注入することができる。その結果、非常に薄り膜厚のSiGe膜であってもミスフィット転位を確実に終端させ、貫通転位を発生させずに歪SiGe膜を格子緩和することができる。

[0012]

[0013]

マスクパターンは、格子状の溝を有している。ここでの溝は底部を有するものであってもよい、例えば、格子状に凹凸を有するような形状又は部分的に膜厚が異なるような形状で

20

40

50

[0014]

マスクパターンの膜厚は、特に限定されるものではなく、後述するイオン注入の条件、マスクパターンの材料によって適宜調整することができるが、後述するようにマスクパターンの溝がらのみ所望の領域にイオン注入することができるように設定することが必要であり、例えば、100~1000mm程度が適当である。

[0015]

続いて、上記のようなマスクパターンをとおして基板にイオン注入し、熱処理を行う。イ オン注入は、基板として用いるシリコンの表面に結晶欠陥を導入し得る元素、イオン注入 後のアニールにおいて、シリコン基板中にマイクロキャピティーを形成し得る元素等を用 いて行うことが適当であり、例えば、水素、希ガス類元素及び3族、4族、5族元素から なる群から選択することができる。具体的には、水素、ヘリウム、ネオン、リン、 ボロン、シリコン、炭素、ゲルマニウム等が挙げられ、なかでも、水素が好ましい。イオ ン注入の加速エネルギーは、用いるイオン種、SiGe膜の膜厚、マスクパターンの膜厚 等によって適宜調整することができる。例えば、マスクパターンで覆われている領域にお いては、イオンが8iGE膜や基板に注入されず、一方、マスクパターンで覆われていな い領域においては、SiGE膜/基板界面のシリコン基板側に注入ビークがくるような加 速エネルギーを選択して行うことが必要である。さらに具体的には、界面から、基板側に 70n m 程度以上深い位置(好ましくは30~80n m 程度の位置)にピークがくるよう に設定することが、SiGe膜中の欠陥抑制及びSiGe膜の薄膜化防止のために望まし い。例えば、20~150keV程度、好ましくは30~35keV程度の注入エネルギ ーが学げられ、より具体的には、SiGe膜の膜厚が200mm程度の場合で、水素を用 いる場合には、18~25keV程度が挙げられる。ドーズは、例えば、2×10¹⁶c m⁻²程度以下のドーズが挙げられる。

[0016]

熱処理は、例えば、炉アニール、ランプアニール等が挙げられ、不活性がス雰囲気(アルゴン等)、大気雰囲気、窒素がス雰囲気、酸素がス雰囲気、水素がス雰囲気等下で、600~900℃の温度範囲で、10~80分間程度行うことができる。これにより、イオン注入された元素が注入じーク付近で微小な空孔を形成し、それによって発生した積層欠陥が(1 1 1)面上をすべり8iGe膜/シリコン層(基板)界面でミスフィット転位になることで格子緩和が起こる。なお、ミスフィット転位は、ウェハ全面にわたって格子状に形成され、このミスフィット転位は格子パターンに沿ってループを形成し、あるいはウェハ端まで達することで確実に終端される。終端されたミスフィット転位がらは8iGe膜を貫いて表面に達する貫通転位は発生せず、貫通転位を抑制したまま歪8iGe膜を格子緩和することができる。

【0017】なお、本発明においては、上記のようにイオン注入して、マスクパターンを除去した後に、さらに、その上に、第2の8iGe膜を形成し、最終的に、8iGe膜を複数の積層膜

20

40

50

として形成してもよい。この第2の8(GE膜は、GEの濃度が同一の又は異なる複数の 積層膜として形成してもよい。

[0018]

また、第2のSiGe膜を形成せずに上記で形成したSiGe膜上に、あるりは第2のS iGe膜の上に、格子歪をもつ半導体膜を形成することが好ましい。半導体層は、シリコ ンと同様のダイヤモンド構造を有するものであれば特に限定されるものではなく、例えば 、Si、SiC又は上記SiGe膜よりもGe濃度が低りSiGe膜等が挙げられる。な かでも、シリコン膜が好ましい。SiCにあけるC濃度は、特に限定されるものではなく 、例えば、0.1~7のtom%程度が挙げられる。また、SiGE膜におけるGE濃度 は、10atom%程度以下が適当である。半導体膜は、SiGE膜と同様の方法で形成 することができ、例えば、成長がスを切り替えて、SiGE膜に引き続いて、同一装置内 で形成することが好ましい。これにより、SiGE膜の麦面の酸素等の汚染を低減するこ とができる。この場合の基板温度は、400~650℃程度が好ましい。半導体膜の膜厚 は、後の半導体装置の製造工程での膜減り及びSiGe膜がちのGeの拡散等を考慮して 、厚膜であることが好ましいが、一方、SiGE膜の歪み緩和工程後に発生する半導体膜 の引っ張り歪みによる欠陥発生を抑制するため、臨界膜厚以下の膜厚で形成することが好 ましい。なお、SiGE膜のゲルマニウム濃度が高いほど薄く、後に行うであろう半導体 装置の製造プロセスにおけて熱処理温度が高いほど薄くすることが好ましい。膜厚は、具 体的には、1~100mm程度、より好ましくは5~80mm程度であるが、特に、80 下、20atom%のGe濃度の場合には50nm程度以下が適当である。なお、この半 導体膜は、組成が同一の又は異なる複数の積層膜として形成してもよい。

[0019]

7.

このようにして得られた半導体基板の半導体膜を活性層として用いて、半導体装置を形成することができる。半導体装置は、公知の方法により形成することができ、例えば、半導体膜上に、ゲート絶縁膜、ゲート電極を形成した後、イオン注入によりソース/ドレイン領域を形成することにより、形成することができる。また、この半導体装置は、LDD構造、DDD構造を有していてもよい。これにより、電気的特性の優れた半導体装置を得ることができる。

これにより、良質で十分な歪をもつ歪半導体膜を得ることができ、 得られた基板を用いて 半導体装置を形成する場合には、目標とするキャリアの移動度向上を達成することができ

以下、図面を参照して、本発明の半導体基板の製造方法及び半導体装置の実施の形態について詳細に説明する。

[0020]

実施の形態 1

まず、前処理として、5%の希フッ酸にて表面の自然酸化膜の除去を行ない、(100)面を有するシリコン基板1を準備した。このシリコン基板1上に、図1(α)に示したように、低圧気相成長(α 0と)装置を用い、ゲルマン(α 0とを原料に、Ge濃度30%のSiGe膜2を仮想格子状に、膜厚150nmになるまで500℃にて、エピタキシャル成長させる。

[0021]

次に、図1(6)に示すように、フォトレジストをシリコン基板1上全面に、膜厚500mmでスピンコートし、 i 線ステッパにより、格子状のパターンを有するフォトマスクを用いて露光し、アルカリ現像液で現像することで、シリコン基板1上全面に、格子状の溝を有するマスクパターン8を形成する。 なお、このマスクパターン8の平面図を図2に示す。このマスクパターン8の溝は、一方向が<110>方向に平行に、他の方向が<110>方向に垂直に配置されるように、シリコン基板上に形成されている。このパターンをマスクとして用いて、図1(c)に示すように、注入エネルギー18ke

このパッーフェイスクをして用いて、図「(C)にかりように、圧入エイルサートのドモ V、ドーズ8×10¹⁸ cm^{ー2}、チルト角7°の条件にて水素イオン4を注入する。

20

30

50

[0022]

この注入条件でのイオン注入により、注入じークが、マスクパターン3で被覆されていない領域では、SiGe膜2/シリコン基板1界面の基板側70mmの位置に、マスクパターン8で被覆されている領域では、マスクパターン8の膜厚の中央付近に、それぞれくるように設定されており、マスクパターン8で被覆されている領域では水素イオン4か8iGe膜2やシリコン基板1へ達することはない。

[0023]

せの後、図1(d)に示すように、シリコン基板1上のレジストを除去し、窒素がス雰囲気のアニール装置で800℃にで10分間、熱処理を行う。これにより、マスクパターン3で被覆されていなかった領域においてシリコン基板1中に注入された水素イオンの注入じーク近傍にマイクロキャピティー6と呼ばれる10mm程度の直径を有する微小の空孔が発生する。この空孔によって積層欠陥が発生し、この積層欠陥がすべりを起こすことにより、8iGe膜2/シリコン基板1界面にミスフィット転位8を発生させて、8iGe膜2の格子緩和が起こる。

[0024]

この条件で歪緩和したS(GE膜2の(-2 -2 4)面をXRD(X線回折法)を用いて解析すると、S(GE膜2の歪緩和率は78.8%と、十分に緩和していた、また結晶性も良好であった。

この際のミスフィット転位8の模式図を図3(の)に示す。従来技術の模式図(図8)と比較し、ミスフィット転位8は終端しており、その貫通転位の発生が抑制されることが分かる。ミスフィット転位8は、ウェ八全面で見た場合、図3(b)のようにウェ八端まで達するか、図3(c)のように格子状のループを形成することで確実に終端することになる。

[0025]

また、図4は刀状転位18が発生することで格子歪緩和している状態の8iGE膜2とシリコン基板1界面での原子配列状態を<110>方向から見た模式図を示す。この場合、ミスフィットの形成される方向は、紙面に対し垂直方向となる。したがって、マスクパターン8における溝の方向は、シリコン基板1として(100)面を用いた場合においては、<110>方向とすることで、ミスフィット転移8が延びる方向と一致させることができるため、ミスフィット転位8を終端させることができる。

[0026]

次いで、図5(の)に示すように、この歪緩和8iGe膜2/シリコン基板1上に、Ge 濃度80%の第2の8iGe膜18を、膜厚800nmまで仮想格子状にエキタキシャル 成長させる。

これにより、SiGE膜は合計で457nmとなり、例えば、この基板を用いて、電源電圧が高い条件のCMOSデバイスを形成し、動作させても、CMOSデバイスの空泛層の広がりが、ミスフィット転位が存在するSiGE膜2とシリコン基板1との界面に到達することはなく、接合リーク電流の発生を防止することができる。

[0027]

続いて、図5(b)に示すように、キャリアの通過するチャネル領域として、SiGe膜 4018上にシリコン膜19を仮想格子状に、膜厚20nmまでエピタキシャル成長させる。この後、ゲート絶縁膜、ゲート電極を公知の方法で形成し、イオン注入によりソース/ドレイン領域を形成することにより、半導体装置を形成することができる。

このようにして得られた半導体基板のシリコン膜19は、より格子定数の大きい歪緩和8 iGe膜18と格子整合し、引っ張り歪をもっこととなり、得られた半導体装置においてはキャリアの移動度が向上する。

[0028]

なお、上記の方法で得られた基板と、従来技術におけるウェハ全面に水素イオンを均一に注入し、アニール処理した歪緩和SiGe膜上に、上記と同様の条件でSiGe膜を膜厚800mmに成長させた半導体基板とを、位

相差顕微鏡(NOFmのFSKi顕微鏡)で比較した。その結果、従来の方法ではSiG e.膜/シリコン基板界面に発生したミスフィット転位が確実には終端されず、基板表面ま で貫通転位21が数多く達しているのが観察された。これに対し、上記方法で得られた基 板では、表面に全く貫通転位が観察されなかった。

[0029]

実施の形態 2

実施の形態1と同様のシリコン基板1を準備し、図6(の)に示すように、このシリコン 基板1上に、低圧気相成長装置を用いゲルマンとシランとを原料に、GE濃度40%のS iGe膜2を仮想格子状に、80nm膜厚になるまで500℃にてエピタキシャル成長さ せる。この8iGe膜2上に、保護膜7として低温酸化膜を50mm膜厚になるまで成膜 する。

[0030]

次に、図6(6)に示すように、実施の形態1と同様に、保護膜7上に、格子状の溝を有 するマスクパターン3を形成する。

続いて、図6(c)に示すように、注入エネルギー10keV、ドーズ8×10¹⁸cm ^{- 2} 、チルト角7°の条件にて水素イオン4を注入する。

この注入条件でのイオン注入により、注入ピークが、マスクパターン8で被覆されていな い領域では、8 i Ge膜2/シリコン基板1界面の基板側30mmの位置に、マスクパタ ーン3で被覆されている領域では、パターン3の膜厚の上層付近に、それぞれくるように 設定されており、マスクパターン3で被覆されている領域では水素イオンがSiGE膜2 やシリコン基板1へ達することはない。

[0031]

その後、図6(む)に示すように、シリコン基板1上のレジストを除去し、希HFで酸化 膜を除去した後に、窒素がス雰囲気のアニール装置で800℃にで10分間、熱処理を行 う。これにより、マスクパターン3で被覆されていなかった領域においてシリコン基板1 中に注入された水素イオン4の注入ピーク近傍にマイクロキャピティー6と呼ばれる10 nm程度の直径を有する微小の空孔が発生する。この空孔によって積層欠陥が発生し、こ の積層欠陥がすべりを起こすことにより、SiGe膜2/シリコン基板1界面にミスフィ ット転位を発生させて、SiGe膜2の格子緩和が起こる。

[0032]

この実施の形態では、イオン注入の前に、保護膜を形成することで、イオン注入時のコン タミ混入を防ぐことができる。さらに、水素イオンを注入しようとするとき、現行のイオ ン注入機の装置仕様では加速電圧5keV程度が下限であり、加速電圧5keVで保護膜 を形成せずに、比較的薄り膜厚、例えば25nmの8iGe膜に水素イオンを注入し、ア ニールしても注入ピーク位置が深くなりすぎて十分には緩和しないという問題があるが、 保護膜の膜厚を厚くすることで注入ピーク位置を制御することができ、非常に薄りSiG e 膜でも現行のイオン注入機で容易に注入位置を制御して、 その結果、 歪み緩和を行うこ とができる。

[0033]

実施の形態3

シ リ コ ン 基 板 を 用 い る 代 わ り に 、 表 面 層 が 膜 厚 1 0 0 n m 程 度 の 単 結 晶 シ リ コ ン 層 か ら な 3SOI基板を用いて、実施の形態1及び2と同様に半導体基板を完成させた。

このような基板によっても、実施の形態1と同様の効果が得られる。

[0034]

実施の形態4

ここでは、図7に示す半導体装置を形成する。

実施の形態1と同様のシリコン基板1上に、Ge濃度30%の第1のSiGe膜2を仮想 格子状に150nm膜厚になるまで500℃にてエピタキシャル成長させ、第1のSiG e 膜 2 上に、保護膜(図示せず)として 2 0 n m 膜厚の酸化膜を形成し、その上に、格子 状の溝を有するマスクパターン(図示せず)を形成し、このマスクパターンをマスクとし

50

10

20

30

40

て用いて、実施の形態1と同様に、水素イオン注入を行い、アニール処理を行なす。マスクパターンを除去し、洗浄した後、十分に歪緩和した8(GE膜2上にGE濃度30%の第2の8(GE膜18を300mm成膜させ、さらにその上にシリコン膜19を仮想格子状に20mm膜厚になるまで成長させる。

[0035]

このようにして形成された基板を用いて、公知の方法でPMOSを形成した。PMOSは、シリコン膜19上にゲート酸化膜21を介して、サイドウォール24を有するゲート電極20が形成されている。シリコン膜19及び第2の8iGe膜18には、ソース領域22及びドレイン領域23が形成されている。

このように、歪Si/SiGE膜/Si基板は、SiGE膜が十分に格子緩和されており、せれによりシリコン膜に引っ張り歪が発生しているため、PMOSトランジスタのI dー V d 特性は、通常のシリコン基板上に形成したPMOSに比べ、ドレイン電流が増加しており、また、相互コンダクタンス特性であるGM-V9特性においてもGMの最大値が大きくなっていた。よって、キャリア(ここでは正礼)の移動度が上昇していることが確認できた。

[0036]

【発明の効果】

本発明によれば、格子状の溝を有するマスクパターンを用いて、基板にイオン注入することにより、 8 i G e 膜とシリコン層(基板)との界面に、確実に終端されたミスフィット転位を形成することが可能となる。これにより、リーク電流の原因となる貫通転位が低減された良質な結晶性と十分な緩和率とを構える歪緩和 8 i G e 膜を形成することができる

また、上記のような半導体基板上に半導体層を形成した基板を用いて半導体装置を形成することにより、従来のシリコン基板に比べ、キャリアの移動度が向上した半導体装置を得ることが可能となる。

【図面の簡単な説明】

- 【図1】本発明の半導体基板の製造方法を説明するための概略断面製造工程図である。
- 【図2】本発明の半導体基板の製造方法で使用されるマスクパターンの平面図である。
- 【図3】本発明の半導体基板の製造方法によって半導体基板におけるミスフィット転位から発生した貫通転位を説明するための図及びミスフィット転位がウェ八端まで達するか、ループを形成することで確実に終端することを示した模式図である。
- 【図4】本発明の半導体基板の製造方法において、刃状転位が発生し格子緩和している状態の8iGe膜とシリコン基板との界面の原子配列状態を<110>方向から見た模式図である。
- 【図5】図1に続く概略断面製造工程図である。
- 【図6】本発明の別の半導体基板の製造方法を説明するための概略断面製造工程図である

【図7】本発明の半導体基板の製造方法で得られた基板を用いて作製したMOSFETを示す要部の概略断面図である。

【図8】従来技術における終端されていないミスフィット転位から貫通転位か発生する様 40 子を示した模式図である。

【符号の説明】


- 1 シリコン基板
- 2 SiGe膜
- 3 マスクパターン
- 4 水素イオン
- 6 マイクロキャピティー
- 7 保護膜
- 8 ミスフィット転位
- 9 貫通転位


50

20


30

- 10 SiGe膜の(111)面
- 11 8 i 原子
- 12 Ge原子
- 18 刀状転位
- 18 第2のSiGe膜
- 19 シリコン膜(半導体膜)
- 20 ゲート電極
- 2 1 ゲート参加膜
- 22 ソース領域
- 23 ドレイン領域
- 24 サイドウォール







[28]




【図4】




16 (c)





[25]



【図6】









3 7

[27]



[28]



フロントページの続き

(51) Int. Cl. 7

FΙ

テーマコード(参考)

H01L 29/78 620 H01L 29/78 618B H01L 29/78 618E